

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2002-246388

(43)Date of publication of application : 30.08.2002

(51)Int.Cl. H01L 21/316
G23C 16/40
H01L 21/336
H01L 21/8242
H01L 27/108
H01L 29/78
H01L 29/786

(21)Application number : 2001-330845

(71)Applicant : CHARTERED SEMICONDUCTOR
MFG LTD

(22)Date of filing : 29.10.2001

(72)Inventor : CHOO L SIMON
WENHE LIN
MEI-SHENG ZHOU

(30)Priority

Priority number : 2000 726656 Priority date : 30.11.2000 Priority country : US

(54) METHOD OF FORMING ZIRCONIUM OXIDE AND HAFNIUM OXIDE FOR MATERIAL
HAVING HIGH DIELECTRIC CONSTANT

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a new method of forming a metal oxide layer having a high dielectric constant, in manufacturing of an integrated circuit device.

SOLUTION: A substrate is prepared. A metal oxide layer is deposited on the substrate by reacting a precursor with an oxidant gas in a chemical gas phase growing chamber. The metal oxide layer may contain hafnium oxide or zirconium oxide. The precursor may contain a metal alkoxide, metal alkoxide containing halogen, metal β -diketonate, metal fluoride β -diketonate, metal oxoacid, metal acetate, or metal alkene. The metal oxide layer is annealed to be made dense, and in this manner, forming a metal oxide dielectric layer in manufacturing an integrated circuit device is completed. It is also recommended that a composite metal oxide-silicon oxide ($\text{MO}_2\text{-SiO}_2$) layer having a high dielectric constant be deposited by the use of a precursor containing metal tetrasiloxane.

LEGAL STATUS

[Date of request for examination] 28.10.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号
特開2002-246388
(P2002-246388A)

(43) 公開日 平成14年8月30日 (2002.8.30)

(51) Int.Cl. ⁷	識別記号	F I	ページ* (参考)
H 0 1 L 21/316		H 0 1 L 21/316	X 4 K 0 3 0
C 2 3 C 16/40		C 2 3 C 16/40	5 F 0 5 8
H 0 1 L 21/336		H 0 1 L 29/78	3 0 1 G 5 F 0 8 3
21/8242			6 1 7 V 5 F 1 1 0
27/108		27/10	6 5 1 5 F 1 4 0
審査請求 未請求 請求項の数20 O L (全 8 頁) 最終頁に続く			

(21) 出願番号 特願2001-330845(P2001-330845)

(22) 出願日 平成13年10月29日 (2001. 10. 29)

(31) 優先権主張番号 0 9 / 7 2 6 6 5 6

(32) 優先日 平成12年11月30日 (2000. 11. 30)

(33) 優先権主張国 米国 (U S)

(71) 出願人 599093591

チャータード・セミコンダクター・マニュ
ファクチャリング・リミテッド
シンガポール国 738406, ストリート
2, ウッドランズ・インダストリアル・パ
ーク 60

(72) 発明者 サイモン・チョーイ

シンガポール国シンガポール 277596, ロ
ータス・アベニュー 6

(74) 代理人 100089705

弁理士 社本 一夫 (外5名)

最終頁に続く

(54) 【発明の名称】 高誘電率材料のための酸化ジルコニウム及び酸化ハフニウムを形成する方法

(57) 【要約】

【課題】 集積回路デバイスの製造において金属酸化物
高誘電率層を形成する新規な方法を提供する。

【解決手段】 基板を提供する。化学気相成長チャンバ
中で、前駆物質を酸化体ガスと反応させることによっ
て、基板上に金属酸化物層を堆積させる。該金属酸化物
層は、酸化ハフニウム又は酸化ジルコニウムを含んでい
ても良い。該前駆物質は、金属アルコキシド、ハロゲン
を含む金属アルコキシド、金属β-ジケトネート、金属
弗化β-ジケトネート、金属オキソ酸、金属アセテ
ート、又は金属アルケンを含んでいても良い。該金属酸化
物層をアニールして稠密化し、集積回路デバイスの製造
における金属酸化物誘電体層の形成を完了する。複合金
属酸化物・酸化シリコン (MO₂-SiO₂) 高誘電率層
を、金属テトラシロキサンを含む前駆物質を用いて堆積
させても良い。

【特許請求の範囲】

【請求項 1】 集積回路デバイスの製造において金属酸化物誘電体層を形成する方法であって、該方法が、基板を提供する工程；化学気相成長チャンバ中において、金属アルコキシド、ハロゲンを含む金属アルコキシド、金属β-ジケトネート、金属弗化β-ジケトネート、金属オキソ酸、金属アセテート及び金属アルケンから成る群の 1 つを含む前駆物質を、酸化体ガスと反応させることによって該基板上に金属酸化物層を堆積させる工程；及び該金属酸化物層をアニールして、稠密化し、該集積回路デバイスの製造における該金属酸化物誘電体層の形成を完了させる工程を含む前記方法。

【請求項 2】 該金属酸化物が、酸化ハフニウムを含む請求項 1 記載の方法。

【請求項 3】 該前駆物質が：ハフニウムアルコキシド、ハロゲンを含むハフニウムアルコキシド、ハフニウムβ-ジケトネート、ハフニウム弗化β-ジケトネート、ハフニウムオキソ酸、ハフニウムアセテート及びハフニウムアルケンから成る群の 1 つを含む請求項 2 記載の方法。

【請求項 4】 該金属酸化物が、酸化ジルコニウムを含む請求項 1 記載の方法。

【請求項 5】 該前駆物質が、ジルコニウムアルコキシド、ハロゲンを含むジルコニウムアルコキシド、ジルコニウムβ-ジケトネート、ジルコニウム弗化β-ジケトネート、ジルコニウムオキソ酸、ジルコニウムアセテート及びジルコニウムアルケンから成る群の 1 つを含む請求項 4 記載の方法。

【請求項 6】 該酸化体が：酸素、オゾン、及び水素から成る群の 1 つを含む請求項 1 記載の方法。

【請求項 7】 該アニールを、酸素及びオゾンから成る群の 1 つの存在下で行う請求項 1 記載の方法。

【請求項 8】 該基板が：シリコン、窒化シリコン、二酸化シリコン、オキシ窒化シリコン、金属、金属酸化物、及び金属シリケートから成る群の 1 つを含む請求項 1 記載の方法。

【請求項 9】 集積回路デバイスの製造において金属酸化物誘電体層を形成する方法であって、該方法が、基板を提供する工程；化学気相成長チャンバ中において、ハフニウムアルコキシド、ハロゲンを含むハフニウムアルコキシド、ハフニウムβ-ジケトネート、ハフニウム弗化β-ジケトネート、ハフニウムオキソ酸、ハフニウムアセテート、ハフニウムアルケン、ジルコニウムアルコキシド、ハロゲンを含むジルコニウムアルコキシド、ジルコニウムβ-ジケトネート、ジルコニウム弗化β-ジケトネート、ジルコニウムオキソ酸、ジルコニウムアセテート、及びジルコニウムアルケンから成る群の 1 つを含む前駆物質を、酸化体ガスと反応させることによって、該基板上に、酸化ハフニウム及び酸化ジルコニウムから成る群の 1 つを含む金属酸化物層を堆積させる

工程；及び該金属酸化物層をアニールして、稠密化し、該集積回路デバイスの製造における該金属酸化物誘電体層の形成を完了させる工程を含む前記方法。

【請求項 10】 該酸化体が：酸素、オゾン、及び水素から成る群の 1 つを含む請求項 9 記載の方法。

【請求項 11】 該アニールを、酸素及びオゾンから成る群の 1 つの存在下で行う請求項 9 記載の方法。

【請求項 12】 該基板が：シリコン、窒化シリコン、二酸化シリコン、オキシ窒化シリコン、金属、金属酸化物、及び金属シリケートから成る群の 1 つを含む請求項 9 記載の方法。

【請求項 13】 集積回路デバイスの製造において金属酸化物・酸化シリコン誘電体層を形成する方法であって、該方法が、

基板を提供する工程；化学気相成長チャンバ中において、金属テトラシロキサンを含む前駆物質を酸化体ガスと反応させることによって該基板上に金属酸化物・酸化シリコン層を堆積させる工程；及び該金属酸化物・酸化シリコン層をアニールして、稠密化し、該集積回路デバイスの製造における該金属酸化物・酸化シリコン誘電体層の形成を完了させる工程を含む前記方法。

【請求項 14】 該金属酸化物・酸化シリコンが、酸化ハフニウム・酸化シリコンを含む請求項 13 記載の方法。

【請求項 15】 該前駆物質が： $\text{Hf}(\text{OSi}(\text{C}_2\text{H}_5)_2)_2$ 、 $\text{Hf}(\text{OSi}(\text{CH}_2\text{CH}_3)_2)_2$ 、 $\text{Hf}(\text{OSi}(\text{CH}_3)_2\text{CH}_2\text{CH}_3)_2$ 、 $\text{Hf}(\text{OSi}(\text{C}_2\text{H}_5)_2((\text{CH}_2)_2\text{CH}_3))_2$ 、 $\text{Hf}(\text{OSi}(\text{C}_2\text{H}_5)_2(\text{CH}(\text{CH}_3)_2))_2$ 、及び $\text{Hf}(\text{OSiCH}_2(\text{CH}_2\text{CH}_3)_2)_2$ から成る群の 1 つを含む請求項 14 記載の方法。

【請求項 16】 該金属酸化物・酸化シリコンが、酸化ジルコニウム・酸化シリコンを含む請求項 13 記載の方法。

【請求項 17】 該前駆物質が： $\text{Zr}(\text{OSi}(\text{C}_2\text{H}_5)_2)_2$ 、 $\text{Zr}(\text{OSi}(\text{CH}_2\text{CH}_3)_2)_2$ 、 $\text{Zr}(\text{OSi}(\text{CH}_3)_2\text{CH}_2\text{CH}_3)_2$ 、 $\text{Zr}(\text{OSi}(\text{C}_2\text{H}_5)_2((\text{CH}_2)_2\text{CH}_3))_2$ 、 $\text{Zr}(\text{OSi}(\text{C}_2\text{H}_5)_2(\text{CH}(\text{CH}_3)_2))_2$ 、及び $\text{Zr}(\text{OSiCH}_2(\text{CH}_2\text{CH}_3)_2)_2$ から成る群の 1 つを含む請求項 16 記載の方法。

【請求項 18】 該酸化体が：酸素及びオゾンから成る群の 1 つを含む請求項 13 記載の方法。

【請求項 19】 該アニールを、酸素及びオゾンから成る群の 1 つの存在下で行う請求項 13 記載の方法。

【請求項 20】 該基板が：シリコン、窒化シリコン、二酸化シリコン、オキシ窒化シリコン、金属、金属酸化物、及び金属シリケートから成る群の 1 つを含む請求項 13 記載の方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、半導体構造を作製する方法に関するものであり、更に詳しくは、本発明は、集積回路デバイスの製造時に、酸化ジルコニウム、酸化ハフニウム、複合酸化ハフニウム・酸化シリコン及び複合酸化ジルコニウム・酸化シリコンを形成する方法に関する。

【0002】

【従来の技術】例えば電界効果トランジスタ(FET)及びランダムアクセスメモリー(RAM)のような半導体デバイスは、マイクロエレクトロニクス産業では一般的である。MOSFETデバイスの性能は、いくつかの方法で向上させることができる。例えばゲート電極の長さを短くしても良い。別法として、ゲート誘電体の厚さを薄くすることができる。いずれの方法でも、MOSFETデバイスはより速く動作する。

【0003】ゲート誘電体のための典型的な材料は二酸化シリコンである。CMOS技術により100ナノメートル以下の形状サイズ(feature size)へと継続して比例縮小(scaling)することで、60オングストローム未満へとゲート酸化物を漸進的に減少させた。このアプローチにはいくつかのマイナス面がある。第一に、二酸化シリコンは、過剰な直接トンネル電流に起因する基本的な比例縮小限界に直面している。第二に、電子注入が増加することに起因する信頼性の問題がある。第三に、ゲートドーパントが非常に薄い二酸化シリコンに浸透することがある。而して、熱二酸化シリコンに代わる高誘電率金属酸化物膜の開発に関する広範囲な研究が鋭意行われてきた。

【0004】DRAMデバイスの性能は、スタック構造及びトレンチ構造の単位キャパシタンスが増加するとき向上する。それを達成するために、フィン、クラウン及びチムニーの形状のキャパシタが提案された。しかしながら、これらの複雑な構造の作製は難しい。一方、MOSFET技術におけるように、高誘電率金属酸化物膜の有用性によって、DRAMを製造する能力が向上すると考えられる。

【0005】例えば Ta_2O_5 、BST($(Ba, Sr)TiO_3$)及びPZT($Pb(Zr, Ti)O_3$)のような多くの高誘電率ゲート誘電体が、二酸化シリコンの代替物として研究されてきた。しかしながら、 Ta_2O_5 は、例えば約600°Cでの結晶化及びシリコンによる還元などのような深刻な問題を抱えている。シリコンによる還元という問題は、膜の耐電圧を低下させる酸素原子の欠乏を引き起こす。B. Chengらによる"The impact of high-k gate dielectrics and metal gate electrodes on sub-100 nm MOSFET's" IEEE Transactions on Electron Devices, Vol 46, No. 7, pp.1537-1544 には、BST及びPZTは、シリコン基板に関して熱的に不安定であるだけでなく、フリンジ電界誘起バリヤ

一低下(FIBL)を引き起こすことも発見されたことが記載されている。更に、これらの材料の短所は、高k誘電体とシリコンとの間にバリアー層を必要とする点である。

【0006】W. Qiらによる"MOSCAP and MOSFET characteristics using ZrO_2 gatedielectric deposited directly on Si" IEDM Technical Digest, pp. 145-148, (1999)及びB. Leeらによる"Ultra thin hafnium oxide with low leakage and excellent reliability for alternative gate dielectric applications" IEDM Technical Digest, pp. 133-136 (1999)では、酸化ジルコニウム(ZrO_2)及び酸化ハフニウム(HfO_2)は、将来のゲート誘電体用途として有望であることが記載されている。シリコン表面上におけるこれらの材料の安定性と、例えばシリケートのような界面層を必要とせずにそれらを形成する能力とにより、酸化ジルコニウム及び酸化ハフニウムは、二酸化シリコンに関する良好な代替候補である。

【0007】現在のところ、酸化ハフニウム及び酸化ジルコニウムの堆積は、DCマグネトロン反応スパッタリング法又は物理蒸着法によって達成される。これらの方法は、ブランケット蒸着には適しているかもしれないが、難しいトポロジー、例えばDRAM及び埋設DRAMの技術において典型的である高アスペクト比を有するトレンチには不適である。これらの方法による側壁及び底部における膜カバレッジは不充分である。低温での化学気相成長(CVD)は、金属酸化物膜のコンフォーマルカバレッジを向上させるのに好ましいが、前駆物質の新しいセットが必要である。

【0008】いくつかの従来技術によるアプローチは、酸化ジルコニウム又は酸化ハフニウムのいずれかを形成する方法又は関連技術を開示している。Maitiらによる米国特許第6,020,024号は、窒化シリコン酸化バリアー上に酸化ジルコニウム又は酸化ハフニウムを形成することを教えている。前記金属酸化物は、まず最初に基板上に金属をスパッタし、次にその金属を酸化することによって形成される。別法として、CVDを用いて金属酸化物を堆積させ、次に酸素アニールして膜中における酸素空格子点を減少させても良い。金属膜のCVD堆積で用いられる前駆物質に関する詳細は記載されていない。Wallaceらによる米国特許第6,013,553号は、酸化ジルコニウム及び酸化ハフニウムの形成を教えている。ハフニウム又はジルコニウムを、まず最初に、蒸発、スパッタリング、又はCVDによって堆積させる。CVDに関して、前駆物質としては、ハフニウムテトラクロリド又はジルコニウムテトラクロリド及び水素が挙げられる。オキシ窒化は、NOに対する直接曝露によって、又は窒素の遠隔式プラズマとその後の酸化によって達成される。Ueらによる米国特許第5,733,661号は、有機カルボン酸塩の陰イオン及び/又

は無機オキソ酸塩の陰イオンを含む複合酸化ハフニウム及び／又は酸化ジルコニウムの膜の形成を教えている。複合酸化ハフニウム及び酸化ジルコニウムの膜は、50～1000の比誘電率を有し、その値は、ハフニウム及びジルコニウムの単純な酸化物に比べて少なくとも2倍である。Akhtarによる米国特許第5,487,918号は、ハフニウム基板をヘキサメチルジシロキサン蒸気と反応させることによる酸化ハフニウムの形成を教えている。Jonesらによる米国特許第5,443,686号は、シリコン堆積物を除去するために導入されるエッチングガスに対して不活性な酸化ハフニウム又は酸化ジルコニウムの薄膜でCVD反応チャンバの内壁をプレコートすることを教えている。Hommaによる米国特許第5,405,805号は、半導体デバイスにおける絶縁膜としての酸化ジルコニウム及び酸化ハフニウムを、アルコキシフルオロシラン蒸気に曝して、含水率を低下させることを教えている。Jones, Jr.による米国特許第5,405,796号は、メモリーセルで用いるためのキャパシタの形成において、高誘電率誘電体として、他の誘電体材料の中で、酸化ジルコニウムを用いることを教えている。Horiikeらによる米国特許第5,290,609号は、半導体デバイスにおいて、五酸化タンタルに対する補助誘電体層として酸化ジルコニウム又は酸化ハフニウムを形成することを教えている。金属酸化物の堆積法はCVDであるが、前駆物質に関する詳細は記載されていない。最後に、金属をスパッタし、その後

【0009】

【発明が解決しようとする課題】本発明の主な目的は、集積回路デバイスの製造において、高誘電率材料を形成するための有効かつ非常に効率的な(manufacturable)方法を提供することにある。

【0010】本発明の更なる目的は、高誘電率材料として金属酸化物を形成する方法を提供することにある。本発明の別の更なる目的は、高誘電率材料として複合金属酸化物・酸化シリコンを形成する方法を提供することにある。

【0011】本発明のなお更なる目的は、酸化ジルコニウムを化学気相成長(chemical vapor deposition: CVD)させるための前駆物質を提供することにある。本発明の別のなお更なる目的は、酸化ハフニウムを化学気相成長させるための前駆物質を提供することにある。

【0012】本発明の別のなお更なる目的は、複合酸化ジルコニウム・酸化シリコンを化学気相成長させるための前駆物質を提供することにある。本発明の別のなお更なる目的は、複合酸化ハフニウム・酸化シリコンを化学気相成長させるための前駆物質を提供することにある。

【0013】

【課題を解決するための手段】本発明の目的にしたがって、集積回路デバイスの製造において金属酸化物高誘電率層を形成する新規な方法が得られた。基板が提供される。化学気相成長チャンバにおいて、前駆物質を酸化体ガスと反応させることによって、基板上に金属酸化物層を堆積させる。金属酸化物層は、酸化ハフニウム又は酸化ジルコニウムを含んでいても良い。前駆物質は、金属アルコキシド、金属テトラアルコキシド、ハロゲンを含む金属テトラアルコキシド、金属β-ジケトネート、金属β-ジケトネート、金属オキソ酸、金属アセテート、又は金属アルケンを含んでもよい。稠密化(densification)を引き起こすために、及び集積回路デバイスの製造において金属酸化物誘電体層の形成を完了させるために、金属酸化物層をアニールする。

【0014】また、本発明の目的にしたがって、集積回路デバイスの製造において複合金属酸化物・酸化シリコン高誘電率層を形成する新規な方法も得られた。基板が提供される。化学気相成長チャンバにおいて、前駆物質を酸化体ガスと反応させることによって、基板上に金属酸化物・酸化シリコン層を堆積させる。金属酸化物・酸化シリコン層は、酸化ハフニウム・酸化シリコン又は酸化ジルコニウム・酸化シリコンを含んでいても良い。前駆物質は、金属テトラシロキサンを含む。稠密化を引き起こすために、及び集積回路デバイスの製造において金属酸化物・酸化シリコン誘電体層の形成を完了させるために、金属酸化物層をアニールする。

【0015】

【発明の実施の形態】本態様は、集積回路デバイスの製造において金属酸化物及び複合金属酸化物・酸化シリコン誘電体層を形成する方法を開示する。本発明を、二つの好ましい態様において、MOSトランジスタ及びDRAMセルの形成に対して例示的な仕方では適用する。本発明の範囲から逸脱することなく本発明を適用及び拡張できることは当業者には明らかであるべきである。

【0016】図1参照。図1は、部分的に完成された集積回路デバイスの横断面図を示している。基板10が提供されている。基板10は、好ましくは、半導体基板、例えば単結晶質シリコンを含む。別法として、基板10は、シリコン・オン・インシュレータ(SOI)又はシリコン・オン・サファイア(SOS)、又はシリコン・ゲルマニウム(SiGe)を含んでいても良い。シャロートレンチアイソレーション(STI)14を基板10に形成して、集積回路デバイスの活性領域を画定する。別法として、シリコン局所酸化(LOCOS)法を用いて形成されたフィールド酸化物領域を、STI領域14の代わりに用いることができると考えられる。

【0017】基板10上に金属酸化物層18を堆積させることは、本発明の第一の態様では特に重要である。図2参照。金属酸化物層18は、化学気相成長(CVD)法を用いて基板10上に堆積させる。この実施例では、

[illegible]

【0026】金属弗化 β -ジケトネート前駆物質も、CVDチャンバにおいて、酸素と反応して、金属酸化物を形成することができる。金属弗化 β -ジケトネート前駆物質は、 $M(RCOCHCOR)$ 、(式中、Rは弗素を含むアルキル基又はアリール基である)の形態である。金属弗化 β -ジケトネートの例は、金属ヘキサフルオロ2, 4-ペンタンジオネート又は $M(CF_3COCHCOCF_3)$ 、である。また、1つのR基は弗素化されていて、第二の基は弗素化されていない、混合された弗化 β -ジケトネートを前駆物質として用いても良い。例えば、金属トリフルオロアセチルアセトネート又は $M(CF_3COCHCOCH_3)$ 、を用いても良い。

【0027】金属オキソ酸前駆物質を用いて、CVDチャンバにおいて、金属酸化物を堆積させても良い。金属オキソ酸は、 $MO(A)$ （式中、Aは酸の共役塩基である）の形態である。金属オキソ酸を酸素又はオゾンと反応させて、基板上に金属酸化物を形成させる。金属オキソ酸としては、例えば $MO(CH_3COO)_2$ 、 $MOCl$ 、及び $MO(CF_3SO_3)_2$ が挙げられる。

【0028】金属アセテート、例えばハフニウムアセテート（ $Hf(CH_3COO)_3$ ）及びジルコニウムアセテート（ $Zr(CH_3COO)_4$ ）を、金属酸化物堆積のための前駆物質として用いても良い。金属アセテートは、CVDチャンバにおいて、酸素又はオゾンと反応して、基板上に金属酸化物を堆積させる。

【0029】最後に、CVDチャンバにおいて、金属アルケン前駆物質を用いて、基板上に金属酸化物を堆積させても良い。アルケン配位子としては、酸素と反応して金属酸化物を堆積させるシクロペンタジエン金属アルケン及びシクロオクタジエン金属アルケンが挙げられるが、これらに限定されない。

【0030】本発明の第一態様の上記前駆物質のすべてにおいて、酸化ハフニウム又は酸化ジルコニウムは、好ましくは低圧化学気相成長（LPCVD）法又は常圧化学気相成長（APCVD）法で堆積される。好ましい供給源容器の温度は、約 $30^\circ C \sim 250^\circ C$ である。好ましいソースキャリアガスは窒素、アルゴン又はヘリウムである。好ましい圧力は約 0.1 ミリトル ~ 760 トルである。好ましいウェーハ温度は約 $100^\circ C \sim 650^\circ C$ である。好ましいキャリアガス流量は約 100 sccm $\sim 5,000$ sccmである。好ましい酸化体ガス流量は約 50 sccm $\sim 10,000$ sccmである。好ましい希釈ガス流量は約 $1,000$ sccm $\sim 50,000$ sccmである。

【0031】金属酸化物層18の化学気相成長後に、金属酸化物層18をアニールして稠密化する。これによって、集積回路デバイスの製造における金属酸化物層18の形成が完了する。アニールは、炉中で又は急速熱アニール（RTA）装置中で行っても良い。アニールは、好ましくは酸素又はオゾンの存在下で行う。ウェーハ温度は好ましくは約 $200^\circ C \sim 900^\circ C$ である。アニール圧力は好ましくは約 10 トル ~ 760 トルである。酸化体ガス流量は好ましくは約 10 sccm $\sim 1,000$ sccmである。

【0032】本発明の第一態様の方法で堆積される金属酸化物層18の好ましい厚さは、約 20 オングストローム ~ 150 オングストロームである。この方法で形成される酸化ハフニウムは約 $20 \sim 40$ の誘電率を有する。酸化ジルコニウムは約 $15 \sim 30$ の誘電率を有する。それに対して、二酸化シリコンは約 3.9 の誘電率を有する。

【0033】図3参照。金属酸化物層18を完成させた

後、MOSFETを完成させる。例えば、ポリシリコン層22を、金属酸化物層18上に堆積させる。該ポリシリコン層をパターンニングして、MOSFETデバイス用のゲートを形成する。ポリシリコンゲート22上に側壁スペーサー26を形成する前に、ドレインエクステンションを注入する。高濃度にドーパされたソースとドレインとの接合30を注入して、MOSFETデバイスを完成させる。金属酸化物層18は、ポリシリコン層22と基板10との間に高誘電率絶縁体を形成する。金属酸化物層18は、酸化シリコンに比べてより厚く形成しても良く、それにより、より大きな I_{on} を有するMOSFETデバイスが創出される。その結果、信頼性及び性能が向上する。


【0034】図4参照。図4は、本発明の第一の好ましい態様の別の施用を示している。図示してあるのはDRAMセルである。最も詳しくは、金属酸化物層48を、セルキャパシタ及びトランジスタで用いる。セルキャパシタでは、トレンチが、基板40にエッチングされている。第一ポリシリコン層44を、トレンチの内側をおおい、かつボトムプレート形成するように堆積させる。酸化ハフニウム又は酸化ジルコニウムを含む金属酸化物層48を、ボトムプレート44上のトレンチの内側をおおう第一態様の方法によって堆積させる。更に、金属酸化物層48を基板40の上に堆積して、トランジスタ用のゲート絶縁体を形成する。絶縁体構造56及びトッププレート52を形成して、キャパシタ構造を完成させる。ゲート電極64及び側壁スペーサー60を、DRAMトランジスタ上に形成する。DRAMトランジスタゲート64及び60はDRAMセルを制御する。このスキームでは、DRAMデバイスのキャパシタセル及びトランジスタセルの双方において、新規な金属酸化物層48の利点を利用することができる。

【0035】本発明の第一態様の方法は、この実施例において特に有利である。高アスペクト比のトレンチは、スパッタリング又はPVDを用いるボイドフリー堆積にとっては困難なトポロジーを呈示する。本発明の新規な前駆物質を用いるならば、CVD法を用いて、短絡を生じさせずに金属酸化物層48を堆積させることができる。アニールプロセスの後、金属酸化物層48をパターンニングし、次に第二ポリシリコン層52を堆積させて、セルキャパシタにトッププレートを提供する。金属酸化物層48によって、DRAMセルのためのより大きな単位キャパシタンスを有するキャパシタを創り出すことができる。それにより、データ保持及びセルサイズが向上する。

【0036】本発明の第二の好ましい態様は、化学気相成長チャンバにおいて、好ましい前駆物質を酸化体と反応させることによって複合金属酸化物・酸化シリコン層（ MO_2-SiO_2 ）を形成することに関する。このようにして形成された複合金属酸化物・酸化シリコンは、酸

化ジルコニウム・酸化シリコンでは約5～20の誘電率及び酸化ハフニウム・酸化シリコンでは約10～25の誘電率を有する。

【0037】複合金属酸化物・酸化シリコン層(MO₂-SiO₂)の形成にとって好ましい前駆物質は、金属テトラシロキサン、又はM(OSiR)₄(式中、Mはハフニウム又はジルコニウムであり、Rはアルキル基又はアリール基である)である。金属テトラシロキサン反応は：



である。

【0038】金属テトラシロキサン前駆物質としては：M(OSi(CH₃))₄、M(OSi(CH₃CH₃))₄、M(OSi(CH₃)₂CH₂CH₃)₂、M(OSi(CH₃)₂(CH₂)₂CH₃)₂、M(OSi(CH₃)₂(CH(CH₃))₂)₂、M(OSi(CH₃)₂(CH(CH₃))₂)₂、M(OSiCH₃(CH₂CH₃)₃)₂を含む群が挙げられるが、これらに限定されない。Hf(OSi(CH₃))₄及びZr(OSi(CH₃))₄を除いて、これらの金属テトラシロキサンの沸点は、0.1mmHgにおいて約100℃～200℃である。Hf(OSi(CH₃))₄及びZr(OSi(CH₃))₄は、第二態様にとって好ましい前駆物質であり、約135℃～140℃で昇華する。

【0039】複合酸化ハフニウム・酸化シリコン層又は複合酸化ジルコニウム・酸化シリコン層は、好ましくは低圧化学気相成長(LPCVD)チャンバにおいて又は常圧化学気相成長(APCVD)チャンバにおいて形成する。好ましい供給源容器(source vessel)の温度は、約30℃～250℃である。好ましいキャリアガスは窒素、アルゴン又はヘリウムである。好ましい圧力は約0.1ミリトル～760トルである。好ましいウェーハ温度は約100℃～650℃である。好ましいキャリアガス流量は約100sccm～5,000sccmである。好ましい酸化体ガスは酸素又はオゾンである。好ましい酸化体ガス流量は約50sccm～10,000sccmである。好ましい希釈ガス流量は約1,000sccm～50,000sccmである。

【0040】複合金属酸化物・酸化シリコン層をCVD堆積させた後、アニールを行って、複合金属酸化物・酸化シリコンを稠密化する。アニールは、酸素又はオゾンの存在下において炉中で又はRTAチャンバ中で行っても良い。好ましいアニールウェーハ温度は約200℃

～1000℃である。好ましいアニール圧力は約10トル～760トルである。好ましい酸化体流量は約10sccm～1,000sccmである。この方法によって、複合金属酸化物・酸化シリコンを約10～100オングストロームの厚さまで堆積させる。

【0041】第二態様は、図1～3のMOSFETに対して、又は図4のDRAMに対して施用することができる。それにより、高誘電率複合金属酸化物・酸化シリコン層18又は48がCVD法で利用可能となる。

【0042】第一又は第二の態様を用いる金属酸化物又は複合金属酸化物・酸化シリコンの堆積は、様々な膜基板上で実施できることに注目すべきである。而して、例えば、金属酸化物膜又は複合金属酸化物・酸化シリコン膜を、シリコン、窒化シリコン、二酸化シリコン、オキシ窒化シリコン、金属、金属酸化物(酸化ハフニウム及び酸化ジルコニウム以外の酸化物)、金属シリケート、その他などの上に堆積させても良い。更に、金属酸化物及び複合金属酸化物・酸化シリコンの堆積は、MOSFET及びDRAMのキャパシタに限定されない。

【0043】好ましい態様で示したように、本発明は、半導体デバイスの製造において高誘電率金属酸化物を形成する非常に効率的な方法を提供する。第一の態様は、酸化体と反応させることによって酸化ハフニウム及び酸化ジルコニウムをCVD堆積させるための新規な前駆物質の様々な組を開示している。第二の態様は、酸化体と反応させることによって複合酸化ハフニウム・酸化シリコン及び複合酸化ジルコニウム・酸化シリコンをCVD堆積させるための前駆物質の組を開示している。各態様では、アニールを行って金属酸化物誘電体を稠密化する。それにより、CVDのコンフォーマルな堆積という利点が、金属酸化物堆積プロセスにおいて達成される。

【0044】本発明を、特に本発明の好ましい態様について示し説明したが、発明の精神及び範囲を逸脱することなく、形態及び詳細において様々な変更が可能であることは当業者によって理解されるだろう。

【図面の簡単な説明】


【図1】本発明を施用したMOSFETの形成を示している概略横断面図である。

【図2】本発明を施用したMOSFETの形成を示している概略横断面図である。


【図3】本発明を施用したMOSFETの形成を示している概略横断面図である。

【図4】本発明を施用したDRAMの形成を示している概略横断面図である。


【図1】




【図2】



【図3】



【図4】



フロントページの続き

(51)Int.Cl.⁷

H01L 29/78

29/786

識別記号

F I

H01L 27/10

テーマード (参考)

625B

(72)発明者

ウェンヘ・リン

シンガポール国シンガポール, ウッドラン
ズ・ドライブ 53, ナンバー 09-19, ビ
ーエルケイ 554

(72)発明者

メイ・シェン・チョウ

シンガポール国シンガポール 129791, ク
レメント・ロード 109, ナンバー 08-
03

F ターム (参考) 4K030 AA11 AA14 AA17 BA22 BA42

BA44 BB12 CA02 CA05 CA12

DA09 JA06 LA15

5F058 BA11 BB06 BC03 BD01 BD04

BD05 BF02 BH03 BH07

5F083 AD16 AD60 JA02 JA03 JA05

JA19 PR21 PR33

5F110 AA16 BB06 CC02 DD04 DD05

DD13 EE09 EE31 FF01 FF02

FF06 FF29 GG01 GG02 HML5

NN62 NN65 NN66

5F140 AA40 AC32 AC36 BA01 BA05

BD04 BD05 BD11 BD16 BE10

BE17 BF01 BF04 BG08 BH15

BK02 CB01 CB04